市场对超薄晶圆的需求正在增长。一个包含12个DRAM芯片和一个基础逻辑芯片的HBM模块的总厚度仍然小于一块优质硅晶圆。薄晶圆在扇出型晶圆级封装以及用于人工智能应用的先进2.5D和3D封装的组装中也发挥着关键作用，而这些应用的增长速度远超主流集成电路。再加上业界对轻薄手机、可穿戴设备和医疗电子产品的需求，如果没有可靠的薄硅晶圆加工能力，现代微电子技术似乎不可能实现。
    薄硅通孔 (TSV) 的 Reveal 工艺是一种需要背面处理的经典工艺。任何堆叠器件几乎都必然需要硅通孔,在当前许多应用中引入硅通孔需要非常可控的减薄工艺，而且由于几乎总是需要进行背面处理，因此该工艺必然需要临时键合和解键合工艺。
    任何晶圆减薄工艺的第一步都是确定目标。如果硅片中存在我们称之为盲硅通孔（Blind TSV）的缺陷，而你又不了解晶圆中所有 TSV 的深度范围，那么就有可能磨到其中一些缺陷，Reed 解释说。由于铜在硅片中扩散速度很快，会导致漏电。而且铜还会污染砂轮，导致后续晶圆上的铜会扩散到砂轮上。
    在薄型器件晶圆的减薄和加工过程中，需要做出几个关键决策。哪种临时粘接剂与工艺流程最兼容？它能否在包括CMP和高温沉积在内的各种工艺中将薄晶圆固定到位，并在加工后干净地去除？哪种载体晶圆最适合该应用，硅晶圆还是玻璃晶圆？在几种领先的脱键工艺中，哪种工艺能够在加工后以合理的成本最好地去除粘接剂？
    尽管载体晶圆（也称为处理晶圆）非常安全，但超薄晶圆却易碎易碎。这使得它们容易受到损坏，包括在减薄过程中以及在后续高温工艺（例如等离子体增强化学气相沉积 (PECVD)）中出现微崩裂和开裂。在超薄晶圆进行光刻图案化、PECVD、回流、切割和脱键合（载体去除）的过程中，损坏是影响良率的最大威胁。此外，由于晶圆之间的翘曲和/或空隙形成，还可能引发其他问题。
    说到良率和晶圆减薄，一切都取决于晶圆边缘减薄工艺的控制。分层不仅可能发生在研磨过程中，也可能发生在热处理过程中。此外，如果器件晶圆存在内部应力，它很容易翘曲。因此，翘曲或两片晶圆之间的某种空隙可能会导致分层，虽然这些空隙可以通过检查发现，但最终会导致晶圆开裂。
    晶圆边缘在斜面处呈圆形，但减薄后轮廓会发生变化。所以，如果你研磨器件晶圆，通常会得到一个非常锋利的尖端，理想情况下基本上只有一个原子那么大，它非常脆弱。边缘崩裂意味着部分边缘会裂开，甚至可能引发贯穿整个晶圆的裂纹。因此，为了防止这种情况发生，通常会进行边缘修整，这也需要用到砂轮。你会在晶圆边缘切出一个台阶，这个台阶的深度至少要与最终的晶圆厚度一样。
    除了管理关键的良率问题外，芯片制造商还在寻求针对其特定器件类型的定制解决方案，而设备可靠性是首要要求。器件复杂性的应用正变得越来越具体，客户追求精准度，并且希望每次都能获得可重复的工艺流程。他们不需要通用的解决方案，而是希望每次都能以相同的方式工作，并保持高生产率。
    为了满足这些需求，业界正在完善减薄步骤、粘合剂和去除化学品以及临时键合和脱键合工艺。粘合剂通常为有机热固性或热塑性材料，旋涂在载体晶圆上，而更薄的脱键合材料通常旋涂在器件晶圆上。键合在真空热压 (TCB) 或通过紫外线照射进行。载体晶圆为器件晶圆的减薄和加工提供了基础，直到去除化学品参与脱键合工艺。

                                                                                                                                                                                    文章归原作者所有，转载仅为分享和学习使用，不做任何商业用途！