CP测试定义晶圆CP（Chip Probing）测试，全称是晶圆级芯片测试，也称为探针卡测试 或 中测。它是在晶圆制造完成之后、切割和封装之前，通过探针卡与芯片的焊盘接触，对晶圆上的每一颗芯片进行电性功能和性能参数的初步测试。

    CP测试的目的

    1. 筛选良品，剔除坏品：晶圆在制造过程中，难免会因为尘埃、工艺波动、设备误差等原因产生缺陷。CP测试可以快速找出这些功能失效或性能不达标的芯片。2. 节省成本：封装是芯片制造成本中非常昂贵的一环。通过CP测试，可以只对那些“好的”芯片进行后续的封装，避免了在坏掉的芯片上浪费封装成本。3. 数据反馈：CP测试会产生大量的测试数据图，这些数据可以帮助芯片设计公司和制造厂分析设计缺陷和工艺问题，从而改进下一代产品设计和优化制造工艺。4. 性能分档：对于像CPU、GPU等复杂芯片，即使在合格的芯片中，其性能（如最高工作频率、功耗）也存在差异。CP测试可以对这些芯片进行性能分档，不同等级的芯片以不同的价格销售。

CP测试流程

    CP 测试流程主要包括DCtest, Functionaltest和Parametric test三部分：1.连通性测试(DC test):Open/Short test, Power short test, l/O leakage test, IDDQ/lSB;其中OS(Open short): 用来确认信号引脚是否与其他信号引脚、电源或地之间有短路/断路的问题，测试中通常放在第一项，既可以排除测试机是否有setup问题，也可以节约测试成本。

    Power Short Test用来确认电源引脚是否与地之间有短路的问题。测试中通常会在Open/Short之后，防止电地短路产生的大电流损害测试机本身.Dc Test: 常见的测试项有 VOH/OL、VIH/VIL、IIH/IIL等。VOHNOL:检测输出管脚处于逻辑高/低的电压值是否达标；VIH/VIL:检测输入管脚正确识别逻辑高/低的电压值是否达标；IIH/IIL: 检测输入管脚和地/电源之间的漏电流大小是否达标；先测输出，再测输入。

    2.功能性测试(Functional test):Bscan/Chain/Stuck/Mbist; 这一部分主要运行测试向量（test vector），测试向量是设计公司DFT工程师使用ATPG（自动测试模式生成）工具生成的。BoundryScan:用于检测芯片管脚功能是否正确。通过在IO管脚间插入边界寄存器，监测管脚的输入输出状态Chain:测试即是对扫描链进行自检；Stuck:检查logic 部分电路是否健康；Tansition: 电路中有很多工艺造成的soft fail，比如metal将断未断的时候，一般的scan测试是测不出来的，只有通过快速的翻转，才能抓出来，device速度也会导致该功能fail.Mbist:内建自测试逻辑产生激励，对SRAM 进行读写，然后在内建自测试逻辑中去比较测试结果,所以不依赖机台也能完成测试。

    3.参数性测试(parametrictest):HPM/T-sensor/DDR/IDDQ：HPM: Hardware Perfommance Monitor; HPM的主要作用是在电路中对于速度和时序要求比较高的模块(例如CPU)周围放置一个HPM模块，表征chip整体速度来监控它的实时速度，HPM 输出码字越大，表征chip整度。芯片上会有很多HPM模块，一般采用RO作为载体测试频率；IDDQ Test: Q 代表静态(quiescent),IDDQ 测试分DC IDDDQ和FC IDDQ测试。FC IDDQ在电压测试生成中加少量的测试图形，就可以大幅度提高测试覆盖率。及时电路功能正常，可以检测出桥接、短路、栅氧短路等物缺陷(hard fail)，DC IDDQ可以表征部分芯片性能；T-sensor - 温度传感器， 测试芯片内部集成的温度传感器的功能与精度。将晶圆或芯片置于一个可控的温度环境中（通过热 chuck）。在不同的温度点（例如 -40°C, 25°C, 125°C），读取温度传感器输出的数字码或电压值。DDR是对存储器接口进行严格的时序和电压参数测试，以确保与内存条的可靠通信。

                                                                                               文章归原作者所有，转载仅为分享和学习使用，不做任何商业用途！内容如有侵权，请联系本部删除！