集成电路的制造包括近800道物理、化学工序，主要有5个制造阶段：晶圆（Wafer）的制备、芯片制造、芯片检测、芯片封装和验收测试。
    其中半导体芯片生产主要涉及IC设计、IC制造、IC封测三大环节。
    核心IC制造环节是将芯片电路图从掩膜转移至硅片上，并实现对应功能的过程，包括光刻、刻蚀、离子注入、薄膜沉积、化学机械研磨等步骤。
    芯片的制造需利用光刻（Lithography）技术。光刻是以一种光敏感聚合物（光刻胶）为主要材料的照相制版技术，目的是将整套集成电路图案刻蚀在晶圆上。
    单词“Lithography”来源于希腊词语“lithos”和“graphia”，前者意为“石头”，后者意为“写”。所以，“光刻”的字面意思是“在石头上书写”。在芯片制造过程中，集成电路的信息被写进了光刻胶。
    光刻的成本约占整个芯片制造成本的1/3，耗费时间约占整个芯片工艺的40-60%，是大规模集成电路制造过程中最复杂、昂贵和关键的工艺。
    一般的光刻工艺要经历八道工序：气相成底膜、旋转涂胶、软烘、对准曝光、后烘 、显影、坚膜烘焙和检测。
    光刻工序的主要步骤如下：
前处理：对晶圆衬底的清洗通常用丙酮(Acetone)清除污迹，再用酒精处理掉丙酮，最后用去离子水(DI water)清洗干净，用氮气吹干样品。
涂胶：将光刻胶均匀涂抹在晶圆表面。
前烘：烘干光刻胶，去除其中的溶剂，使之成型。
对准曝光：将掩膜的图案投影到光刻胶上。有时需要对同一基底进行多次曝光，这要求每次对准的位置十分精准，才能使得多次光刻不会互相影响。
后烘：目的是减少驻波效应，并使光刻胶的曝光部分易于溶解于显影液（正光刻胶）。
显影：显影是为了去除掉变性的光刻胶，以形成同掩膜板一样的样品表面。
    硬烘（Hard Baking）：有四个目的，其一是完全蒸发掉光刻胶里面的溶剂，以免污染后续的离子注入环境；其二是坚膜，以提高光刻胶在离子注入或刻蚀中保护其下晶圆片的能力；其三是进一步增强光刻胶与硅片表面之间的黏附性；其四是进一步减少驻波效应。
    刻蚀掺杂：利用曝光后的样品模式，刻蚀后可形成需要的样品，该过程也称为图形转移（Pattern transfer）。
去胶：将残余光刻胶清洗干净，之后同样需要烘烤，以形成坚固的成品。
    通常，要经过25至40次的反复曝光和刻蚀，才能将一个包含数百万个晶体管及相应导线的集成电路图案复制到晶圆上。
集成电路发展至今，电路集成度提高了6个数量级，主要归功于光刻技术的进步。随着器件和电路特征尺寸的不断缩小，光刻工艺已成为微电子技术进一步发展的主要瓶颈。

                                                                                                      文章归原作者所有，转载仅为分享和学习使用，不做任何商业用途！内容如有侵权，请联系本部删除！